Synopsys je objavio rezultate prvog 3D PCIe 6.0 test čipa, izrađenog u 5nm tehnologiji, koji postiže 64 GT/s po liniji i do 128 GB/s preko osam linija koristeći PAM4 signalizaciju. Kompanija je došla do ovog rešenja razbijanjem postojećeg 2D PCIe 6.0 test čipa, dodavanjem kroz-silicijumskih vija (TSV) i redizajniranjem kola uz 3D procesne kitove.
U 3D pakovanju, PCIe PHY-jevi se suočavaju sa izazovima jer su okrenuti od podloge, pa signali moraju da putuju kroz vije. Menadžer u Synopsysu istakao je da se pravila elektromigracije i rasporeda značajno menjaju u 3D tehnologiji. PAM4 signalizacija ostavlja manje prostora za greške u odnosu na NRZ korišćen kod PCIe 5.0, što dodatno otežava dizajn.
